miércoles, 5 de julio de 2017

La nueva arquitectura de 5nm de IBM tiene 30.000 millones de transistores en un chip de tamaño de uña


Los chips más pequeños y más avanzados actualmente disponibles comercialmente están compuestos por transistores con conexiones de aproximadamente 10 nm de largo, pero IBM ha revelado ahora planes para cortarlos por la mitad. Para crear chips de 5 nm, la compañía está abandonando la arquitectura estándar de tipo FinFET a favor de una nueva estructura construida con una pila de cuatro nano hojas, permitiendo que unos 30 billones de transistores sean empaquetados en un chip del tamaño de una uña, lo que promete ganancias significativas en potencia y eficiencia.

Mencionada por primera vez en los años 70, la ley de Moore era la observación que indicaba que el número de transistores en un solo microprocesador se duplicaría cada dos años. La tendencia se ha mantenido bastante exacta desde entonces, pero el marco temporal de la duplicación se ha desacelerado un poco en los últimos años. En la electrónica de consumo, los chips de 14 nm siguen siendo el estándar, pero los avances de compañías como Intel y Samsung significan que las versiones de 10 nm han comenzado a llegar al mercado de gama alta.


 Pero la marcha de la tecnología nunca se detiene, y en 2015 IBM dio a conocer un chip de prueba de 7 nm, desarrollado conjuntamente con GlobalFoundries y Samsung. Este prototipo empaquetó unos 20 mil millones de transistores en un chip del tamaño de una uña, gracias a algunos nuevos trucos y materiales de fabricación, y se espera que sea lanzado a escala comercial alrededor de 2019. 

Ahora, el mismo grupo de empresas ha revelado el siguiente paso en el desarrollo de microchips. Con un transistor individual de sólo 5 nm de diámetro, ahora es posible instalar una cantidad adicional de 10 mil millones transistores que pueden ser colocados en un chip del mismo tamaño. Si bien las técnicas actuales de fabricación podrían reducirse potencialmente a la escala de 5 nm, el equipo en su lugar desarrolló una nueva arquitectura. 

Los semiconductores se han producido usando la arquitectura FinFET desde alrededor de 2011. Como su nombre indica, estos transistores tienen una forma de aleta, con tres canales portadores de corriente rodeados por una capa aislante. Pero, como suele suceder con la tecnología, esta estructura está comenzando a chocar contra los límites del tamaño más pequeño a que puede ser reducido, y el equipo de IBM afirma que la reducción de las aletas no hará mucho para mejorar su rendimiento.
En su lugar, los chips de 5 nm se fabrican utilizando nano hojas de silicio apiladas, que pueden enviar señales a través de cuatro puertas a la vez, en lugar de las tres de las FinFET. Se crean utilizando la litografía Ultravioleta Extrema (EUV), un proceso que escribe patrones en una oblea de silicio usando una longitud de onda de energía mucho más alta que la técnica actual. Esto significa que se pueden crear detalles más finos en el chip y, a diferencia de los procesos de litografía existentes, la potencia y el rendimiento de los chips pueden ajustarse continuamente durante la fabricación. 

 En comparación con los actuales chips de 10 nm, los prototipos de 5 nm son capaces de mejorar el rendimiento en un 40 por ciento a potencia fija, o proporcionar un ahorro de energía del 75 por ciento en rendimiento igualado. El desarrollo podría conducir a dispositivos más pequeños, más potentes y más eficientes, pero con chips de 10 nm apenas llegando al mercado y de 7 nm programados para su lanzamiento comercial en 2019, estos chips de 5 nm probablemente estén a cuatro años de distancia.


SHARE THIS

Author:

0 comentarios: